digilib@itb.ac.id +62 812 2508 8800

Perkembangan komputer yang salah satunya adalah RISC-V ISA tentunya diiringi oleh naiknya kebutuhan tools untuk mempelajarinya. Salah satu tools penting dalam belajar RISC-V adalah simulator. Simulator dapat membantu pelajar mengenal suatu set arsitektur komputer terutama mengenai instruksi yang termasuk ke dalam RISC-V. Itulah yang menjadikan simulator dapat memfasilitasi pembelajaran siswa dan meningkatkan pengalaman arsitektur komputer. Desain dan implementasi simulator terdiri dari bagian teks editor, penerjemah ke biner, dan simulasi register. Simulator ini memungkinkan kode sumber assembly RISC-V yang disediakan pengguna untuk dijalankan pada prosesor single-cycle, membuatnya mudah untuk mengikuti alur instruksi saat melihat data register dan memori. Implementasi subsistem penerjemah biner juga memungkinkan pengguna untuk mengkonversi assembly ke kode biner untuk integrasi yang mudah dengan modul-modul pembelajaran lainnya seperti implementasi RTL. Pengujian yang telah dilakukan terhadap implementasi sistem memperlihatkan kemampuan simulator dalam menjalankan 32 instruksi berbasis RISC-V dan telah dibandingkan dengan implementasi prosesor menggunakan verilog.