Perpustakaan Digital ITB
ABSTRAK
LOW-POWER ALL-DIGITAL PHASE-LOCKED LOOP FOR
BATTERY-POWERED DEVICES
Oleh
Tengku Ahmad Madya Potra
NIM: 23219330
(Program Studi Magister Teknik Elektro)
Phase-locked loop (PLL) adalah rangkaian yang menghasilkan sinyal clock
berdasarkan sinyal referensi yang dimasukkan. Rangkaian ini banyak digunakan
untuk menghasilkan sinyal clock dengan frekuensi lebih tinggi dari sinyal referensi
yang tersedia. Perkembangan teknologi saat ini yang menuju Internet of Things
(IoT) menuntut hadimya perangkat digital yang hemat daya namun memiliki
kemampuan komputasi tinggi ketika dibutuhkan. Untuk menjawab tantangan ini,
tesis ini menghadirkan rangkaian phase-locked loop hemat daya dan mampu
menghasilkan sinyal clock frekuensi tinggi, sehingga cocok digunakan pada
perangkat loT. Rangkaian dirancang dan diimplementasi seluruhnya secara digital
untuk mengurangi kompleksitas desain dan membatasi variasi akibat fabrikasi
dalam operasionalnya.
PLL dalam tesis ini diimplementasikan secara terpisah antara pengendali osilator
dan osilator terkendali. Osilator diimplementasikan di atas silikon dengan
menerapkan topologi ring oscillator. Penghematan daya dilakukan dengan cara
menonaktifkan elemen yang tidak digunakan sehingga mampu menghasilkan sinyal
clock dengan frekuensi hingga 200 MHz dan mengkonsumsi daya tak lebih dari 872
?W, lebih baik dari rangkaian sejenis. Pengendali osilator diimplementasikan di
atas FPGA dengan memanfaatkan counter untuk meraih penguncian frekuensi dan
phase-frequency detector untuk meraih penguncian fasa. Pengendali osilator
mampu mengendalikan osilator hingga menghasilkan sinyal clock dengan frekuensi
rata-rata yang sesuai dengan nilai masukan yang diberikan.
Implementasi pengendali di atas FPGA mempermudah proses pemilihan rancangan
karena dapat diujicoba secara langsung, sedangkan implementasi osilator di atas
silikon dilakukan untuk meraih rancangan yang hemat daya. Namun, keterbatasan
pada antarmuka antara chip osilator terkendali dan pengendali osilator di atas FPGA
menyebabkan kualitas jitter belum cukup baik. Pengembangan lebih lanjut
diperlukan untuk meningkatkan kualitas sinyal clock yang dibangkitkan.
Kata kunci: all-digital phase-locked loop, hemat daya, Internet of Things,
pengendali osilator, osilator terkendali.