Perpustakaan Digital ITB

Beberapa dekade terakhir ada beberapa bidang keilmuan terutama ilmu computer yang diarahkan untuk menunjang pengembangan sistem kecerdasan buatan, dan salah satu bidang yang paling berpengaruh ialah penganalan pola pada citra digital. Dalam bidang ini terdapat 3 bagian fundamental yang membentuknya yaitu pembentukkan Region of Interest, ekstraksi fitur, dan klasifikasi. Berdasarkan bidang tersebut diturukanlah berbagai tantangan riset untuk membangun system komputasi dengan performa yang tinggi dan berbiaya rendah. Oleh karena itu, melalui penelitian yang dituangkan dalam tesis ini dengan berbagai pertimbangan teknis meliputi spesifikasi, implementasi, eksekusi, skalabilitas, dan kompleksitas algoritma, kami membangun sistem berbasis arsitektur perangkat keras pemrosesan citra digital untuk pengenalan pola dengan metode Histogram of Oriented Gradient –Support Vector Machine (HOG-SVM). Prosedur sistematik telah dilakukan meliputi: studi literature, desain awal, implementasi, analisis komprehensif, generalisasi, dan finalisasi, dalam proses pembengunan sistem ini. Dalam sistem pengenalan pola pada citra digital, beberapa literature telah memberikan sangat banyak alternatif metoda dan algoritma, pada setiap sisi fundamentalnya. Namun, berdasarkan beberapa pertimbangan teknik pada penelitian ini dipilih metoda HOG-SVM sebagai algoritma komputasi utama. Dalam batasan perancangan kami menetapkan beberapa hal pada bagian implementasi diantaranya: (1) Implementasi akhir pada FPGA Stratix IV 530, dengan input DVI stream 25 fps VGA(480x640), sedangkan pada sisi perancangan, arsitektur system sudah dibangun sedemikian rupa agar mudah diimplementasikan pada skala lebih besar atau lebih kecil sesuai dengan keinginan implementer atau re-designer. Pada proses preliminary design, kami mengajukan empat alternatif rancangan, keempat rancangan akan dibahas lebih lanjut dalam dokumen ini. Namun dari keempat rancangan tersebut, dengan segala pertimbangan teknis dipilih rancangan keempat dikarenakan lebih menguntungkan dari sisi performa, implementasi dan skalabilitas rancangan. Rancangan arsitektur perangkat keras ini terbagi atas tiga bagian besar yaitu (1)Preprocessing, (2) Unit komputasi pengenalan pola, (3)Data Fusion. Pada thesis ini, kami menjelaskan arsitektur tiap-tiap bagian juga struktur hiararki dari arsitektur yang bangun. Sistem ini telah diuji secara fungsional melalui proses simulasi dan implementasi, juga telah terbukti memberikan efek kenaikan performa komputasi baik dari sisi kecepatan, utilisasi memori, dan utilisasi unit aritmatik. Rancangan yang diusung juga mendukung terjadinya proses rekonfigurasi ukuran input citra dan mode kerja. Pada bagian analisis, penulis menjelaskan beberapa data statistik hasil pengujian sistem baik secara simulasi maupun implementasi untuk menunjukkan bagaimana setiap unit komputasi dapat menujang algoritma HOG-SVM dengan tepat. Hal ini sangat penting untuk diketahui terutama bagi re-designer atau implementer yang berkeinginan untuk mengembangkan sistem ini, dengan memberikan pengetahuan mengenai error komputasi yang dapat ditolerir oleh sistem agar dapat bekerja dengan tepat. Pada akhirnya, rancangan perangkat keras ini secara fungsional telah berhasil diimplementasikan pada target implementasinya yaitu Implementasi akhir pada FPGA Stratix IV 530, dengan input DVI (Digital Video Interface) stream 25 fps resolusi VGA(480x640).