Perpustakaan Digital ITB

Tugas ini memperlihatkan perancangan dan implementasi dari prosesor RISC-V soft-core dua inti (atau dual-core) yang cocok untuk FPGA kelas bawah ke menengah dengan sumber (resource) logika dan memori yang terbatas. Sistem ini berbasis platform NEORV32 yang open-source dan ditargetkan untuk development board Digilent PYNQ-Z1. Untuk meminimalisasi penggunaan resource, kedua inti CPU menggunakan modul-modul memori instruksi dan data bersama dengan konfigurasi symmetric multiprocessing (SMP). Arsitektur memori von Neumann dipakai untuk menyimplifikasi desain dengan menempatkan kedua modul memori di dalam blok memori yang sama pada FPGA, terpisah hanya oleh alamat awal yang berbeda. Setiap inti mengeksekusi subset RV32IMAF dari ISA RISC-V, memungkinkan operasi integer, multiplikasi/divisi, atomik, dan floating-point presisi tunggal. Implementasi akhir mencapai frekuensi maksimum 100 MHz, menggunakan hanya 12.1% dari LUT dan 4.4% flip-flop, serta menginstantiasi masing-masing 128 kB memori instruksi dan data. Penggunaan daya juga dijaga dengan moderat, dengan bagian programmable logic hanya menggunakan 0.428 W. Hasil-hasil ini mendemonstrasikan bahwa sistem pemrosesan RISC-V dual-core bisa diimplementasikan secara efisien bahkan pada platform FPGA kelas bawah menggunakan platform NEORV32. Hasil pekerjaan ini mendemonstrasikan kemungkinan dari mengekstensi NEORV32 menjadi desain inti banyak tanpa modifikasi RTL yang signifikan. Selain itu, hasil ini juga memberikan fondasi untuk ekstensi ke depannya seperti dukungan untuk inti lebih dari dua, ekstensi set instruksi kustom, atau memori-memori cache tambahan untuk masing-masing inti demi meminimalisasi bottleneck. Secara keseluruhan, tugas ini menunjukkan bahwa arsitektur RISC-V yang efisien dan paralel dapat direalisasikan menggunakan IP open-source pada perangkat FPGA hemat biaya dengan resource overhead yang minimal.