Perpustakaan Digital ITB

Reinforcement Learning (RL) merupakan salah satu kerangka pengembangan agen otonom yang marak digunakan. RL merupakan sebuah alternatif solusi pemodelan untuk sebuah permasalahan pada sebuah sistem yang terlalu kompleks untuk dibuat model secara matematis maupun algoritmik. Dengan demikian, RL marak digunakan pada permasalahan seperti robotika dan agen pengemudi otonom. Namun, meskipun sebuah alternatif yang tepat untuk banyak permasalahan, sering kali RL sulit untuk digunakan karena keterbatasan sumber daya perangkat keras. Hal int disebabkan karena umumnya RL memerlukan sumber daya perangkat keras yang signifikan. Hal int dapat menjadi hambatan saat ingin melakukan deployment model RL. pada komputer dengan sumber daya terbatas, seperti perangkat Internet of Things (IoT) atau edge computing. Oleh karena itu, pada penelitian ini dilakukan perancangan sebuah desain akselerator perangkat keras yang mampu membuat daya komputasi yang diperlukan untuk komputasi algoritma RL berkurang. Desain akselerator perangkat keras ini akan dilakukan pada sebuah Field Programmable Gate Array (FPGA) dengan arsitektur RISC-V, sebuah arsitektur instruksi yang boleh digunakan secara terbuka, dalam bentuk co-processor. Hasil yang telah dicapai pada tugas akhir ini berupa konfigurasi perangkat keras dan perangkat lunak, beserta desain dari perangkat lunak dan perangkat keras yang akan diimplementasikan. Kata kunci: reinforcement learning, co-processor, field programmable gate array, RISC-V