Perpustakaan Digital ITB

RSA merupakan salah satu metode kriptografi yang menggunakan konsep kriptografi kunci asimetris, yaitu metode kriptografi yang menggunakan dua kunci berbeda untuk melakukan enkripsi dan dekripsi data. Dibandingkan dengan metode-metode kriptografi kunci simetris, proses enkripsi dan dekripsi RSA relatif sangat lambat dan kompleks karena melibatkan suatu operasi perpangkatan modular terhadap bilangan yang sangat besar. Semakin besar lebar bit kunci yang digunakan, semakin lambat proses komputasinya. Untuk mengatasi hal tersebut maka pada penelitian ini dilakukan implementasi proses enkripsi dan dekripsi RSA ke dalam hardware. Rancangan yang dibuat dapat disintesis untuk berbagai ukuran lebar bit kunci RSA sehingga disebut sebagai rancangan yang scalable. Proses perancangan dimulai dengan memodelkan algoritma RSA pada bahasa C. Program C yang dibuat ini nantinya juga digunakan sebagai alat verifikasi rancangan hardware yang dibuat. Proses perancangan hardware dan verifikasi fungsional dilakukan dengan mengunakan Quartus II 7.2. Menggunakan tools yang sama, rancangan kemudian diimplementasikan ke dalam FPGA Altera DE2 EP2C35F672C6. Verifikasi di dalam hardware dilakukan dengan menghubungkan FPGA dan komputer menggunakan protokol RS232. Program verifikasi yang dibuat mengirimkan masukan enkripsi dan menerima hasilnya dari FPGA untuk kemudian dibandingkan dengan hasil perhitungan secara software.