Perpustakaan Digital ITB

Inventarisasi yang efisien adalah kunci utama dalam menjaga kelancaran operasional pergudangan dengan memastikan kesesuaian stok barang, khususnya dalam industri Fast Moving Consumer Goods (FMCG) seperti Koperasi Keluarga Pegawai Institut Teknologi Bandung (KKP ITB). Akurasi dan efisiensi waktu dalam proses inventarisasi sangat berpengaruh terhadap kelancaran operasi dan manajemen gudang. Akurasi inventarisasi memastikan bahwa jumlah barang yang tercatat sesuai dengan jumlah fisik yang ada di gudang, menghindari kekurangan atau kelebihan stok yang dapat mengakibatkan kerugian finansial dan hilangnya peluang penjualan. Sementara itu, efisiensi waktu dalam inventarisasi meminimalkan gangguan operasional dan memungkinkan perputaran barang yang lebih cepat. Akurasi dan efisiensi dalam inventarisasi dapat ditingkatkan dengan otomatisasi sehingga proses inventarisasi dikerjaan secara lebih konkrit dan terhindar dari kesalahan manusia. Untuk mencapai akurasi dan efisiensi yang baik, dikembangkan sebuah robot bergerak otomatis yang melakukan proses inventarisasi dengan metode pembacaan barcode untuk menghitung barang. Robot ini bergerak secara otomatis dalam proses inventarisasi dengan memanfaatkan peta grid hasil pemetaan area menggunakan lidar. Dalam pergerakannya, robot melakukan path planning untuk mendapatkan jalur tercepat untuk mencapai efisiensi waktu inventarisasi yang baik. Tugas akhir ini membahas pengembangan hardware accelerator berbasis FPGA menggunakan algoritma A* untuk melakukan komputasi path planning pada peta grid dari perangkat robot bergerak. Algoritma A* digunakan karena kemampuannya dalam menemukan jalur optimal dengan mengintegrasikan algoritma Dijkstra dan greedy best-first search (GBFS). Algoritma A* dikembangkan dengan memanfaatkan kemampuan komputasi paralel dari hardware accelerator berupa FPGA sehingga dapat melampaui kemampuan komputasi serial jika hanya menggunakan software. Poin utama dari pengembangan ini meliputi model peta grid yang dapat dikonfigurasi sehingga dapat menyesuaikan kondisi terkini dari peta yang dinamis, arsitektur yang efisien dalam penggunaan area sehingga meminimalisasi pemakaian sumber daya komponen logic FPGA, serta perhitungan heuristik yang sangat tepat sehingga memastikan jalur yang dihasilkan optimal. Hasil pengembangan menunjukkan hardware accelerator berbasis FPGA berhasil meningkatkan komputasi sebesar 30 kali lebih cepat daripada software bahasa C++ dan 100 kali lebih cepat daripada software bahasa python.