Perpustakaan Digital ITB

Pendidikan arsitektur komputer merupakan salah satu hal yang penting untuk dipelajari oleh pelajar atau mahasiswa yang berkaitan dengan ilmu komputer atau teknik. Dalam mempelajari arsitektur komputer sendiri terdapat beragam jenis prosesor yang dapat dipelajari seperti MIPS, PIC, AVR, dll. Karena adanya beragam prosesor inilah timbul permasalahan dikalangan para pendidik tentang arsitektur apa yang sebaiknya digunakan dalam pembelajaran arsitektur komputer (Jamieson dkk, 2019). Perbedaan penggunaan arsitektur ini didukung dengan banyaknya buku pembelajaran arsitektur komputer yang populer di dunia menggunakan arsitektur yang berbeda-beda. Dari berbagai jenis prosesor yang ada terdapat satu prosesor yang sangat potensial untuk digunakan karena open-source dan telah banyak digunakan diberbagai perguruan tinggi dan perusahaan besar di dunia. Hal inilah yang menginisiasi munculnya sebuah permasalahan akan kebutuhan framework atau tools untuk mendukung kegiatan pembelajaran atau penelitian RISC-V. Untuk memecahkan persoalan ini dilakukan beberapa tahapan agar dapat memperoleh solusi yang tepat. Dimulai dengan analisis terhadap RISC-V dari segi ekonomi, manufakturabilitas, keberlanjutan, pendidikan, dan social. Setelah analisis ini, dirumuskan kebutuhan apa saja yang harus dipenuhi untuk produk solusi dan diuraikan beberapa usulan solusi. Beberapa usulan solusi akan dianalisis dan didapatkan sebuah solusi untuk mengimplementasikan dan memvisualisasikan RISC-V. Setelah menemukan solusi, langkah selanjutnya menentukan spesifikasi yang akan dicapai pada produk yang dibuat dan membuat beberapa desain sistem dari produk. Setelah satu desain system terbaik terpilih dilakukan pengimplementasian dan pengujian dari system yang telah dibuat. Produk untuk memecahkan permasalahan kebutuhan RISC-V untuk penunjang pendidikan ini dipecah menjadi tiga bagian yaitu simulator, overlay PS ke PL, serta control unit dan implementasi RISC-V pada PYNQ-Z1. Pada buku tugas akhir ini hanya difokuskan pada overlay PS ke PL. Overlay PS dan PL ini dilakukan menggunakan board FPGA PYNQ-Z1 dan dibuat untuk salah satu bab pada modul pembelajaran arsitektur komputer berbasis RISC-V. Overlay PS ke PL ini dapat memenuhi sebagian dari spesifikasi keseluruhan produk yaitu RTL dapat diimplementasikan pada FPGA, penggunaan FPGA dengan tambahan prosesor, dan salah satu bagian dari modul pembelajaran. Selain itu juga terdapat simulasi untuk system RVfpga dengan core SweRV EH1 dengan verilator dan whisper. SweRV EH1 ini merupakan prosesor 32 bit dengan 9-stage pipelined yaitu stage fetch1, fetch2, align, decode, EX1/M1, EX2/M2, EX3/M3, commit, dan writeback. Dari hasil simulasi yang dilakukan dapat dilihat sinyal instruksi untuk setiap tahapan pada SweRV EH1 dan perbedaan cara melakukan simulasi dengan verilator dan whisper. Pada sistem RVfpga terdapat input/output dengan 7 peripheral yang dapat digunakan, namun pengimplementasian pada tugas akhir ini hanya dilakukan untuk 2 peripheral yaitu menggunakan GPIO untuk mengontrol switch dan led serta menggunakan 8-digit 7-segment untuk menampilkan angka.