Perpustakaan Digital ITB

Komunikasi suara dengan media transmisi berupa power line/PLC merupakan solusi untuk kendala cost yang tinggi dalam hal penyediaan fasilitas baru karena power line sudah tersedia di cakupan daerah yang cukup luas. Namun, power line bukan merupakan media transmisi yang baik untuk melakukan komunikasi suara.Pada power line, tingkat noise cukup tinggi sehingga dapat mengganggu komunikasi yang dilakukan. Untuk mengatasi permasalahan noise tersebut, diperlukan suatu skema modulasi yang memiliki ketahanan terhadap noise.DSSS merupakan suatu teknik yang menggunakan bandwidth yang sangat lebar untuk mengirimkan sinyal informasi. Keunggulan yang dimiliki oleh DSSS adalah ketahanan yang baik pada lingkungan dengan noise tinggi sehingga teknik ini cocok untuk dipakai skema modulasi pada power line. DSSS menggunakan PN code untuk menyebarkan sinyal informasi pada bandwidth yang lebar dan menggunakan sinyal RF untuk modulasi. Bagian penerima harus bisa melakukan proses tracking terhadap PN code dan sinyal RF yang digunakan tersebut.Pada tugas akhir ini, telah dilakukan desain chip DSSS CDMA untuk keperluan komunikasi suara melalui power line. Desain yang dilakukan meliputi permodelan desain dengan menggunakan bahasa pemrograman VHDL dan simulasi dengan menggunakan software ModelSim dan Xilinx. Dari hasil simulasi dengan ModelSim, diketahui bahwa chip yang didesain sudah dapat melakukan proses tracking PN code dengan baik. Untuk proses tracking RF, chip yang didesain juga sudah dapat melakukan proses tracking, tetapi hasilnya belum sempurna karena hasil simulasi menunjukkan selisih fasa antara sinyal RF pada pengirim dan penerima bisa mencapai 1/4 perioda. Selisih fasa ini mengakibatkan penurunan noise margin sebesar 6,02 dB. Dengan simulasi menggunaakan Xilinx, diketahui bahwa rangkaian PNG_block merupakan rangkaian yang paling besar. Selain itu, dari Xilinx juga diperoleh frekuensi maksimum desain = 45,179 MHz dan total gerbang logika yang digunakan = 41.320 gerbang.