digilib@itb.ac.id +62 812 2508 8800

Trojan hardware merupakan bentuk modifikasi terhadap Integrated Circuit (IC) dengan tujuan mengubah fungsi, menurunkan performa, membocorkan informasi, maupun membatasi akses informasi. Sejumlah metode telah dikembangkan dalam usaha mengatasi dampak negatif adanya trojan seperti Design for Security (DfS), bus security, secure architecture, dan deteksi trojan. Deteksi trojan menjadi metode yang paling awal dan banyak dikembangkan. Meski begitu, metode deteksi masih banyak dilakukan pada tingkat abstraksi IC gate-level dan abstraksi lebih rendah. Deteksi tingkat Register Transfer Level (RTL) disisi lain belum mendapatkan banyak perhatian dilihat dari jumlah maupun jenis teknik deteksi yang dihasilkan sejumlah penelitian. Padahal, abstraksi RTL memiliki potensi yang sama untuk penambahan trojan. Selain itu, potensi pemanfaatan Machine Learning (ML) untuk membantu deteksi trojan RTL masih minim dilakukan. Oleh karena itu, pada Tesis ini diusulkan metode deteksi trojan tingkat RTL berbasis ML yang memanfaatkan conditional statement dari kode Verilog/VHDL sebagai fitur ML. Metode tersebut merupakan pengembangan dari teknik deteksi oleh penelitian sebelumnya dengan kontribusi berupa peningkatan performa dilihat dari segi akurasi dan cakupan kapabilitas deteksi. Peningkatan tersebut diperoleh dengan melakukan proses feature engineering yang menerapkan mekanisme iteratif dalam proses training ML. Hasil menunjukkan peningkatan atas akurasi rata-rata dari 91.91% menjadi 95.65% dengan cakupan kapabilitas deteksi yang lebih luas pada desain trojan RTL dari benchmark Trust-Hub.