Perpustakaan Digital ITB

Pada tugas akhir ini, dilakukan suatu perancangan prosesor Mini ARM DSP-enhanced. Perancangan dilakukan dengan mengembangkan prosesor Tiny ARM32 agar memiliki kapabilitas pengolahan sinyal digital yang lebih tinggi. Desain dideskripsikan secara fungsional dan struktural menggunakan VHDL (Very High Speed Integrated Circuit Hardware Description Language) sehingga dapat diintegrasikan serta disintesis menggunakan software Quartus II Web Edition. Prosesor Mini ARM DSP-enhanced merupakan suatu prosesor RISC 32 bit yang dapat digunakan pada aplikasi sistem komunikasi mobile. Perancangan dilakukan dengan mengimplementasikan sejumlah set instruksi ARMv6 dan instruksi DSP-enhanced. Untuk meningkatkan performansi, organisasi pipeline 5 tahap digunakan pada prosesor sehingga frekuensi clock maksimum prosesor dapat ditingkatkan. Rancangan prosesor dibagi menjadi dua bagian utama, yaitu datapath dan control unit. Prosesor juga dilengkapi dengan register dan hazard unit yang digunakan untuk mengimplementasikan organisasi pipeline 5 tahap. Agar dapat bekerja secara utuh, prosesor dihubungkan dengan instruction memory dan data memory yang berfungsi untuk melakukan penyimpanan data. Proses analisis dilakukan dengan menggunakan target device EP2S15F484C3, Stratix II. Berdasarkan hasil sintesis dan timing analyzer, diketahui bahwa rancangan prosesor menggunakan 4754 ALUT, dan 974 register, serta dapat dioperasikan pada frekuensi maksimum 42,61 MHz. Untuk memastikan fungsionalitas rancangan, simulasi dilakukan dengan menggunakan vektor uji pada waveform. Hasil simulasi menunjukkan bahwa rancangan prosesor dapat digunakan untuk mengimplementasikan algoritma DSP dengan frekuensi dan fungsionalitas yang diharapkan.