Perpustakaan Digital ITB

Abstrak : Sebuah konsep bare arsitektur paralel untuk pengolahan citra telah secara sukses dikembangkan. Arsitektur ini dinamakan LAPCAM (Linear Array of Processor with Content Addressable Memory). LAPCAM mempunyai tiga komponen utama: Processor Element (PE), Multi-mode Access Memory (MAM) dan Orthogonal Addressable Crossbar (OAC). Dengan diketemukannya jenis memori MAM dan jenis jaringan interkoneksi OAC yang baru, menjadikan arsitektur ini mempunyai feature yang optimal antara jumlah Processor Element (PE) dan kecepatan eksekusinya. Dalam tesis ini akan dibahas secara rinci: 1. Disain sebuah Processor Element RISC untuk arsitektur LAPCAM. 2. Mengembangkan disain ini dalam bahasa VHDL (VHSIC Hardware Description Language). 3. Memverifikasi disain secara simulasi, menggunakan Software Max+Plus II dari ALTERA. 4. Mengevaluasi basil simulasi.