Perpustakaan Digital ITB

Tugas akhir ini membahas proses rancangulang Design Devais USB 1.1 disertai dengan perancangan Devais Driver berbasis USBLib-Win32 yang bekerja pada OS Windows. Mengingat perancangan design devais USB 1.1 termasuk dalam perancangan interface I/O, maka dibutuhkan sebuah metoda pengujian yang komprehensif terhadap semua aspek kemungkinan yang dapat terjadi, sehingga diharapkan design yang ada dapat kompatible dengan product lain yang sejenis. Oleh karena itu, metoda verifikasi yang telah digunakan meliputi Fungsional, In Circuit Verfication, dan System Level Verification. Implementasi prototyping dilakukan pada Board Altera UP3 Education Kit Altera Cyclone EP1C6Q240C8. Alasan dari penggunaan board FPGA pada proses implementasi karena mempertimbangkan faktor realtime dan biaya pada saat pengujian. Pada FPGA, design USB yang dirancang, dapat bekerja pada clock maksimum 127.84 MHz, membutuhkan 1124 logic element serta 2048 bit memory. Dari hasil implementasi serta pengujian dengan menggunakan device driver dan aplikasi yang telah dibuat, didapat bahwa design dapat melakukan enumerasi secara lengkap disertai dengan transfer data bulk, dengan tingkat error rate 0.415%.