Perpustakaan Digital ITB

Karya Ilmiah ini berfokus pada masalah sinkronisasi jam referensi dan frekuensi jam umpan balik. Dengan menggunakan konsep PLL Digital yang memiliki kapasitansi lebih rendah dibandingkan dengan chip induknya, sinkronisasi biner dapat dilakukan dengan efek minimal pada penggunaan daya yang lebih rendah. Hal ini menciptakan peluang baru untuk menciptakan chip semikonduktor yang lebih baik—yang 75% lebih stabil dibandingkan dengan microchip yang tersedia secara komersial saat ini di masyarakat. Stabilitas yang ditingkatkan ini dicapai melalui penggunaan algoritma sinkronisasi yang presisi dan efisien dalam PLL digital. Algoritma ini secara dinamis menyesuaikan frekuensi jam umpan balik, meminimalkan jitter dan drift, sehingga menghasilkan sinyal clock yang sangat akurat. Ketepatan ini berdampak signifikan pada berbagai aplikasi, terutama pada sistem yang sensitif terhadap waktu seperti komunikasi nirkabel berkecepatan tinggi, pemrosesan sinyal digital, dan komputasi performa tinggi. Penggunaan kapasitansi yang lebih rendah pada PLL digital berkontribusi pada pengurangan konsumsi daya secara keseluruhan. Hal ini menjadikan chip semikonduktor yang dikembangkan lebih hemat energi dan ideal untuk perangkat elektronik portabel serta aplikasi yang membutuhkan daya rendah. Dengan menggabungkan stabilitas yang superior dan efisiensi daya, teknologi ini membuka jalan bagi pengembangan perangkat elektronik generasi berikutnya yang lebih andal, berperforma tinggi, dan ramah lingkungan. Penelitian ini juga mengeksplorasi potensi penerapan chip semikonduktor baru ini dalam berbagai bidang. Beberapa di antaranya termasuk peningkatan kinerja chip semikonduktor seperti CPU, printer, ataupun smartphone, optimalisasi pusat data, pengembangan perangkat Internet of Things (IoT) yang lebih canggih. Dengan demikian, karya ilmiah ini tidak hanya menyajikan solusi inovatif untuk sinkronisasi jam, tetapi juga menawarkan potensi besar untuk kemajuan teknologi di berbagai sektor.