Path: TopMemberasri_s@its.ac.id

PERANCANGAN CACHE MEMORY MELALUI PENENTUAN UKURAN BLOK UNTUK MEMINIMALKAN MISS RATE

Master Theses from / 2005-03-08 09:30:06
Oleh : Agus Heri Setya Budi, Department of Electrical Engineering
Dibuat : 2004-00-00, dengan 1 file

Keyword : cache memory, miss rate, lokalitas, blok
Nomor Panggil (DDC) : T 621.397 3 BUD

Kecepatan prosesor telah mengalami peningkatan yang sangat pesat dibandingkan dengan kecepatan memori, sehingga hal ini disebut prosesor memory gap. Untuk mengurangi gap ini, terdapat hirarki memori dengan menempatkan memori ukuran kecil yang memiliki kecepatan tinggi disebut dengan cache memory. Peningkatan performance chace memory dapat dilakukan dengan mengurangi terjadinya miss rate. Miss rate terjadi apabila CPU memerlukan data dan data tersebut tidak terdapat pada cache memory, sehingga data tersebut harus diambil dari memori utama. Penelitian ini termotivasi untuk memperbesar ukuran blok pada cache memory yang mempunyai ukuran tetap sehingga dapat memaksimalkan prinsip lokalitas, dengan asumsi semakin banyak data yang terdapat dalam blok, probabilitasnya akan semakin besar untuk direferensikan pada saat mendatang. Dapat dibuktikan bahwa miss rate semakin berkurang dengan memperbesar ukuran blok meskipun grafik tidak menunjukkan linear.

Deskripsi Alternatif :

Speed of processor has improved more rapidly than speed of memory, therefore this is called as processor memory gap. In order to lesson this gap, a memory hierarchy is used by placing a small size of memory which has high speed so called as cache memory. To improve the performance of cache memory can be conducted by decreasing the miss rate process. Miss rate happened when the CPU needs some data while they are not available in cache memory, so the data should be taken from main memory. The motivation of this research is to enlarge the size of block in cache memory, which is still in its permanent size, so that can maximize principle of locality with assumption that the more data are available the greater probability that can be applied as the reference in the future. It can be prove that the miss rate is progressively reduced by enlarging the measure of the block through the graph does not show linear.

Beri Komentar ?#(1) | Bookmark

PropertiNilai Properti
ID Publisher
OrganisasiDepartment of Electrical Engineering
Nama KontakYoka Adam Nugrahaa, S.Sos.
AlamatJl. Ganesha 10
KotaBandung
DaerahJawa Barat
NegaraIndonesia
Telepon022 2500089
Fax62-22-2500089
E-mail Administratordigilib@lib.itb.ac.id
E-mail CKOinfo@lib.itb.ac.id

Print ...

Kontributor...

  • Editor: asri_s@

File PDF...