Path: Top > Member > mudjiono@cyberlib.itb.ac.id

PERANCANGAN DAN IMPLEMENTASI SISTEM KOMPUTASI FAULT TOLERANT UNTUK ALGORITMA GENETIK

Master Theses from #PUBLISHER# / 2006-09-15 09:25:56
Oleh : Waskita Adijarto, S2 - Electrical Engineering
Dibuat : 1998-10-13, dengan 1 file

Keyword :

implementasi sistem komputasi fault tolerant,algoritma genetik.


Nomor Panggil (DDC) : T.621.392 ADI
Sumber pengambilan dokumen : 20051385

Abstrak :



Pada thesis ini telah dirancang dan diimplementasikan sebuah sistem komputasi yang fault tolerant untuk menjalankan algoritma genetik parallel global.




Sistem komputasi parallel diperlukan untuk mempercepat perhitungan. Namur sistem komputasi yang parallel ini melibatkan lebih banyak subsistem, sehingga dapat menjadikan keandalan sistem berkurang. Keandalan sistem dapat ditingkatkan dengan menambahkan kemampuan fault tolerant pads sistem komputasi tersebut, sehingga penuriman keandalan dapat dicompensasi.




Sistem komputasi ini tersusim dari beberapa buah komputer Pentium dengan sistem operasi UNIX FreeBSD. Pada tiap komputer dijalankan program FTC (fault tolerant controller) yang menangani masalah fault tolerant, dan program algoritma genetik yang menangani perhitungan algoritma genetik secara paralel. Program algoritma genetik paralel ditambahi kemampuan konfigurasi dmanukc, checkpointing dan rollback. Program FTC mempunyai kemampuan fault detection, authentication, master election, database mirroring, dan mutual exclusion.




Hasil pengujian menunjukkan bahwa sistem komputasi fault tolerant parallel yang telah dibuat telah bediasil mempercepat komputasi algoritma genetik dan mampu menangani beberapa skenario fault. Sistem ini masl7h dapat dikembangkan untuk dijalankan pada sistem operasi lain maupim pada perangkat komputer lain.



Deskripsi Alternatif :

Abstract :



In this thesis, a parallel fault tolerant computing system for global parallel genetic algorithm has been implemented.




A parallel computation is necessary to speed up computation. But a parallel computation system involves more parts that can reduce the reliability of the entire system. The reliability can be improved by applying fault tolerant technique to the parallel computation system.




The computation system consists of several Pentium class computers running FreeBSD Unix. In each computer, a fault tolerant controller (FTC) handles fault tolerance requirement, while a parallel program handles computation of genetic algorithm. The fault FTC is equipped with several capabilities, including fault detection, authentication, master election algorithm, database mirroring, and mutual exclusion. The genetic algorithm program is improved with several capabilities, such as dynamic slave configuration, checkpointing and rollback mechanise.




The tests showed that the implemented computation system can speed up computation of genetic algorithm, while it also can handle several fault scenario. The computation system can still be improved by porting it to other operating system or platform as welll.




Beri Komentar ?#(0) | Bookmark

PropertiNilai Properti
ID PublisherJBPTITBPP
OrganisasiS2 - Electrical Engineering
Nama KontakUPT Perpustakaan ITB
AlamatJl. Ganesha 10
KotaBandung
DaerahJawa Barat
NegaraIndonesia
Telepon62-22-2509118, 2500089
Fax62-22-2500089
E-mail Administratordigilib@lib.itb.ac.id
E-mail CKOinfo@lib.itb.ac.id

Print ...

Kontributor...

  • Pembimbing :
    Adang Suwandi Ahmad,Dr.,Ir.

    Scan :
    Mudjiono
    (15-09-2006)



    , Editor: mudjiono@#publisher#

File PDF...