Path: Top > S2-Theses > Electrical Engineering-STEI > 2008

PERANCANGAN PENGENDALI PID DIGITAL DAN IMPLEMENTASINYA MENGGUNAKAN FPGA

Master Theses from JBPTITBPP / 2017-09-27 15:37:37
Oleh : DEDI TRIYANTO (NIM 23205043); PEmbimbing : Ir. Eniman Yunus Syamsudin, M.Sc, Ph.D., S2 - Electrical Engineering
Dibuat : 2008, dengan 7 file

Keyword : Pengendali digital, Pengendali P, Pengendali PI, Pengendali PD, Pengendali PID, FPGA, In-circuit verification

Pengendali otomatis yang umum digunakan di industri adalah pengendali proporsional (P), pengendali proporsional plus integral (PI), pengendali proporsional plus derivatif (PD) dan pengendali proporsional plus integral plus derivatif (PID). Masing-masing pengendali tersebut hanya optimum ketika digunakan untuk kasus-kasus tertentu. Dalam penelitian ini dirancang suatu pengendali digital yang fungsinya dapat diubah-ubah ke setiap fungsi dari pengendali otomatis tersebut. Hasil perancangan pengendali digital diimplementasikan pada Field Programmable Gate Array (FPGA).

Proses perancangan dimulai dengan mendesain modul-modul penyusun perangkat pengendali digital dengan didasarkan pada persamaan umum pengendali P, PI, PD dan PID. Perangkat desain yang digunakan adalah Verilog Hardware Description Language (Verilog HDL). Tahap berikutnya dilakukan proses simulasi berupa simulasi fungsional dan simulasi timing menggunakan Quartus II 6.0. Proses simulasi diawali dengan simulasi fungsional untuk modul-modul pada sistem kemudian dilanjutkan dengan simulasi pada sistem pengendali digital. Hasil dari simulasi timing menunjukkan bahwa frekuensi maksimum yang dapat digunakan pada perangkat pengendali digital adalah 4,73 MHz atau pada periode minimum 211,6 ns.

Hasil perancangan pengendali digital kemudian diimplementasikan pada Altera UP2 Education Boad atau tepatnya pada chip EPF10K70RC240-4. Berdasarkan hasil implementasi diperoleh total Logic Cells (LC) yang digunakan adalah 1.424/3.744 (38 %). In-circuit verification dilakukan untuk menguji implementasi pengendali digital pada FPGA. Pada proses verifikasi, frekuensi yang digunakan pada perangkat pengendali digital adalah 3,150 MHz atau dengan periode 317,5 ns. Sedangkan frekuensi sampling yang dapat digunakan adalah 8 Hz (T = 0,125 s), 4 Hz (T = 0,25 s), dan 2 Hz (T = 0,5 s). Verifikasi dilakukan pada setiap bentuk pengendali P, PI, PD dan PID. Pengujian untuk setiap bentuk pengendali dan waktu sampling yang berbeda menghasilkan tingkat kesalahan rata-rata maksimum adalah 9,59 %. Hasil dari proses verifikasi menunjukkan bahwa keluaran dari pengendali digital yaitu control signal memiliki pola yang sesuai dengan pola sinyal yang diinginkan. Ini mengindikasikan bahwa pengendali digital telah berfungsi dengan baik. Hasil pengujian juga memperlihatkan pengaruh waktu sampling, yaitu semakin besar waktu sampling yang digunakan maka sistem cenderung untuk berosilasi.

Deskripsi Alternatif :

Automatic controller used generally in industry are proportional controller (P), proportional integral controller (PI), proportional derivative controller (PD) and proportional integral derivative controller (PID). Each the controller optimum only when used for the case of certain. In this research, digital controller designed which its function can changed into every function from the automatic controller. Result of digital controller design has been implemented on Field Programmable Gate Array (FPGA).

Design process is started by designing modules of digital controller peripheral based on general equation of controller P, PI, PD and PID. Design peripheral which used is Verilog Hardware Description Language (Verilog HDL). Next step is simulation process in form of functional simulation and timing simulation using the Quartus II 6.0. Simulation process started with functional simulation for modules in system then continued with digital controller system simulation. Result from timing simulation indicate that the maximum frequency which can be used on digital controller is 4.73 MHz or on minimum period 211.6 ns.

Then, result of digital controller design is implemented on Altera UP2 Education Board or precisely on EPF10K70RC240-4 chip. Based on implementation task result, total of Logic Cells (LC) used is 1.424 / 3.744 (38 %). In-circuit Verification is process to test the digital controller implementation on FPGA. At verification process, frequency used on digital controller is 3.150 MHZ or with period 317.5 ns. While sampling frequency which can be used is 8 Hz (T = 0.125 s), 4 Hz (T = 0.25 s), and 2 Hz (T = 0.5 s). Verification is executed in each form of controller P, PI, PD and PID. Verification to each form of controller and different sampling time yield the maximum mean error level is 9.59 %. Results from verification process indicate that the output from digital controller that is control signal own the pattern matching with wanted pattern signal. This is indication that digital controller have functioned better. Result of examination also show the influence of sampling time, that is increase of sampling time used hence system tend to oscillation.

Beri Komentar ?#(0) | Bookmark

PropertiNilai Properti
ID PublisherJBPTITBPP
OrganisasiS
Nama KontakUPT Perpustakaan ITB
AlamatJl. Ganesha 10
KotaBandung
DaerahJawa Barat
NegaraIndonesia
Telepon62-22-2509118, 2500089
Fax62-22-2500089
E-mail Administratordigilib@lib.itb.ac.id
E-mail CKOinfo@lib.itb.ac.id

Print ...

Kontributor...

  • Pembimbing : Ir. Eniman Yunus Syamsudin, M.Sc, Ph.D., Editor: Rizki Apriyanti

File PDF...